Makefile的基础原理

2023-09-06 22:51:50

Makefile的基础规则

Makefile是一种用来管理和自动化构建过程的文件，它允许用户定义一组规则来指定如何从源文件生成目标文件。Makefile的基本规则如下：

命名方式 ：Makefile中的每一行都称为一条规则，每条规则由一个目标（target）和一个或多个命令组成。目标是需要生成的最终文件，命令是用来生成目标的指令。
更新目标文件的依据 ：Makefile会根据目标文件的修改时间来决定是否需要重新生成目标文件。如果目标文件比其依赖文件（即用来生成目标文件的源文件）旧，那么Makefile就会重新生成目标文件。
时间戳检验测试 ：Makefile会通过比较目标文件和依赖文件的修改时间来判断目标文件是否需要重新生成。如果目标文件比依赖文件旧，那么Makefile就会重新生成目标文件。
依赖执行顺序 ：Makefile会按照依赖关系来决定执行命令的顺序。如果一个目标文件依赖于另一个目标文件，那么Makefile就会先执行依赖目标文件的命令，然后再执行当前目标文件的命令。
变量的使用 ：Makefile中可以定义变量，变量可以用来存储值，并在规则中使用。变量的定义方式如下：

<variable_name> = <value>

".PHONY"与"-"的作用与使用方法 ：

".PHONY"：用于指定一个伪目标，伪目标不会生成任何文件，但可以被其他目标依赖。
"-"：用于指定一条只包含命令的规则，这条规则没有目标。

编写一段程序的Makefile文件

以下是一个编写程序的Makefile文件的示例：

# 指定程序的目标文件
target: main.o

# 指定源文件
sources: main.c

# 定义编译器
CC = gcc

# 定义编译选项
CFLAGS = -Wall -std=c11

# 编译源文件
main.o: main.c
    $(CC) $(CFLAGS) -c main.c

# 链接目标文件
target: main.o
    $(CC) $(CFLAGS) main.o -o target

# 清除目标文件和源文件
clean:
    rm -f main.o target