解构加法器：在Verilog中探索数字之美

前端

2023-11-15 00:45:28

数字电路中的加法器：Verilog 实现详解

什么是加法器？

加法器是一种执行数字信号加法运算的数字电路。它接收两个输入信号，即加数和被加数，并将它们的和输出到和输出端。

Verilog 中的加法器

在 Verilog 中，可以使用连续性赋值语句来实现加法器。连续性赋值语句指定了输出信号如何从输入信号计算得出。

1 位半加器

1 位半加器是最简单的加法器，它可以执行两个 1 位二进制数的加法运算。它的真值表如下：

加数	被加数	和	进位
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Verilog 中的 1 位半加器实现：

module half_adder(
  input a,
  input b,
  output sum,
  output carry
);

  assign sum = a ^ b;
  assign carry = a & b;

endmodule

1 位全加器

1 位全加器比半加器更复杂，它可以执行两个 1 位二进制数的加法运算，同时考虑进位信号。它的真值表如下：

加数	被加数	进位	和
0	0	0	0
0	1	0	1
1	0	0	1
1	1	0	0
0	0	1	1
0	1	1	0
1	0	1	0
1	1	1	1

Verilog 中的 1 位全加器实现：

module full_adder(
  input a,
  input b,
  input cin,
  output sum,
  output carry
);

  assign sum = a ^ b ^ cin;
  assign carry = (a & b) | (a & cin) | (b & cin);

endmodule

多位加法器

多位加法器由多个 1 位加法器级联而成。它们根据需要级联在一起，可以实现任意位数的加法运算。

Verilog 中的多位加法器实现：

module n_bit_adder(
  input [n-1:0] a,
  input [n-1:0] b,
  output [n:0] sum
);

  wire [n-1:0] carry;

  full_adder fa0(
    .a(a[0]),
    .b(b[0]),
    .cin(0),
    .sum(sum[0]),
    .carry(carry[0])
  );

  for (int i = 1; i < n; i++) begin
    full_adder fa(
      .a(a[i]),
      .b(b[i]),
      .cin(carry[i-1]),
      .sum(sum[i]),
      .carry(carry[i])
    );
  end

  assign sum[n] = carry[n-1];

endmodule